AMD EPYC Venice 9006: до 256 ядер на один сокет

Ключевым отличием процессора EPYC 9006 (Venice) является, прежде всего, наличие 256 ядер на сокет. Это в три раза больше, чем в предыдущем процессоре EPYC 9005. Среди других особенностей — удвоенная пропускная способность памяти и новая подсистема ввода-вывода PCIe 6.0. Кроме того, огромную роль играет и обновленная микроархитектура Zen 6.

Рассмотрение технических характеристик новой серии

Компания AMD решила разделить линейку на несколько вариантов, ориентированных на различные сценарии использования, на основе двух основных типов сокетов. Новая серия охватывает гораздо более широкий спектр задач, и это огромный шаг, который можно сравнить с переходом к архитектуре с отдельным кристаллом ввода-вывода.

Процессоры EPYC 9006 основаны на архитектурах Zen 6c и Zen 6. Практически они практически идентичны и не требуют какой-либо специальной программной оптимизации для совместной работы. Основное различие заключается в том, что они ориентированы на разные целевые показатели производительности и сегменты рынка.

Ядра Zen 6 созданы для достижения более высокой тактовой частоты, тогда как Zen 6c занимает меньшую площадь кристалла и оптимизированы для высокой плотности размещения. Zen 6c не поддерживает SD V-Cache, а его рабочие частоты немного ниже.

AMD заявляет, что архитектура Zen 6 демонстрирует 20-процентное увеличение IPC по сравнению с Zen 5. Такие показатели измерены на корпоративных рабочих нагрузках. При этом ещё более впечатляющим является рост IPC почти на 31 % при выполнении задач искусственного интеллекта.

Такие значительные улучшения достигнуты благодаря изменениям в архитектуре набора инструкций. Например, инструкции AVX для INT8, целочисленных операций FMA и преобразований форматов. В AVX-512 также добавлены новые инструкции для побитового умножения матриц. Кроме того, добавлены три новые инструкции ядра, предназначенные для виртуализации; наиболее значимой из них является FRED.  

Существенное влияние на показатели производительности оказало также увеличение объёма кэша микроопераций. Общий объём кэша микроопераций увеличился до 6 750 инструкций, что почти на 13 % больше. При этом пропускная способность выросла с 12 до почти 18 операций за такт.

Компания AMD также увеличила объём кэша L3 в компактных чиплетах. Каждое ядро в CCD процессора Zen 6c теперь имеет 4 МБ кэша L3. Что касается основного различия между CCD для Zen 6c и Zen 6, то максимальная частота первого варианта составляет 4,1 ГГц, тогда как в Zen 6 CCD достигает 5,3 ГГц.

Конкретные обновления внесены также в кристалл ввода-вывода (IOD), который включает контроллеры PCIe, контроллеры памяти и модуль RoT. Новый подход к производству кристалла теперь основан на 6-нм технологическом процессе TSMC. Основное изменение в блоке IOD заключается в использовании двух кристаллов с поддержкой 8 каналов DDR5.  

Соединение между кристаллами IOD и CCD теперь осуществляется через крошечные кремниевые мостики, благодаря чему CCD можно разместить непосредственно рядом с IOD. Такой подход помогает минимизировать энергопотребление и сокращает задержку. Несмотря на очевидные преимущества, это может оказать некоторое влияние на стоимость.

В платформе Venice SP7 используются как однопроцессорные, так и двухпроцессорные конфигурации. Переход к конфигурации с двумя сокетами требует выделения части линий PCIe от каждого процессора.

В связи с очевидным дефицитом на рынке памяти платформа Venice использует специальные технологии для минимизации затрат, связанных с использованием DRAM. Например, поддержка стандарта CXL обеспечивает возможности для расширения памяти. Кроме того, технологии MEXT эффективно используются для расширения доступного объема памяти с помощью программных средств.  

Надеемся, эта статья оказалась вам полезной — что вы об этом думаете? Ставьте лайки и подписывайтесь на наш блог, чтобы получать больше практических советов и последние новости из мира технологий от HostZealot.